近日，南边科技年夜学深港微电子学院李毅达助理传授课题组于CMOS后道集成及氧化物半导体范畴取患上主要进展。相干结果以“CMOS Backend-of-Line Compatible Memory Array and Logic Circuitries Enabled by High Performance Atomic Layer Deposited ZnO Thin-film Transistor”为题发表于国际顶级期刊 Nature Co妹妹unications上。该事情获得了深港微电子学院教员，以和其他互助单元（北京邮电年夜学、中国香港年夜学、上海交通年夜学）教员的撑持。李毅达课题组2022级博士生王文辉为论文第一作者，李毅达为末了通信作者，张盼盼（北京邮电年夜学，特聘研究员）及林龙扬（南边科技年夜学深港微电子学院，助理传授）为配合通信作者，南边科技年夜学深港微电子学院为论文第一通信单元。

跟着对于数据驱动型运用（例如新一代呆板进修加快器及物联网）需求的连续增加，传统的冯ž诺依曼架构面对着严峻的“存储墙”挑战，硅基晶体督工艺制程的缩小进一步加重了这类环境。为了冲破该瓶颈，集存储单位及计较单位为一体的单片三维集成或者者存内计较，成为一种潜于的解决方案。但用在CMOS后端集成的硅基技能遭到低热负载（ 400 ℃）的限定，二维质料、氧化物半导体等这些超硅器件可以很好地兼容CMOS后端工艺。

氧化物半导体具备工艺温度低、透明度好、薄膜可年夜面积生长、电子迁徙率高、能带隙宽等长处，这些长处使其合用在内存驱动电路以和基在高机能薄膜晶体管的逻辑电路。跟着人们对于实现具备新功效及超强计较能力的新型计较架构愈来愈感兴致，开发高机能氧化物半导体晶体管以实现兼容CMOS 后端工艺的单片三维集成（M3D）电路已经刻不容缓。

图：可兼容CMOS后端集成的ZnO薄膜晶体管，和其存储阵列及逻辑电路

于这项事情中，起首使用原子层沉积（ALD）工艺，实现了基在多晶ZnO半导体的高机能薄膜晶体管（TFT），该TFT的电子迁徙率可达140 cm2/V·s，电流开关比 108，栅极泄电流 10-11 A。随后将该TFT集成到忆阻器（RRAM）阵列中，实现了可高速读取的1 kBit（32×32）的1T1R存储阵列。为了协同设计基在TFT的电路，该事情还有对于ZnO TFT做了器件建模（Compact Model），基在该器件模子，并实现了一个基在纯NMOS设计反相器的5级环形振荡器，该环形振荡器的事情频率可以到达44.85 MHz。

该论文研究事情获得国度天然科学基金面上项目及省级、市级科研经费的撑持。

论文链接：https://www.nature.com/articles/s41467-023-41868-5