近日，南边科技年夜学深港微电子学院潘权副传授课题组于高速高密有线通讯集成电路范畴取患上主要进展，针对于正于激烈会商的IEEE P802.3df尺度举行创始性研究，提出两种可行性摸索方案，为下一代有线通讯接口尺度提供了潜于的要领。两篇论文结果以“A 112-Gb/s Single-Ended PAM-4 Transceiver Front-End for Reach Extension in Long-Reach Link”[1]及“A 2×50 Gb/s Single-Ended MIMO PAM-4 Crosstalk Cancellation and Signal Reutilization Receiver in 28 nm CMOS”[2]为题发表于集成电路设计范畴顶级集会IEEE European Solid-Sate Circuits Conference (ESSCIRC) 2022上。ESSCIRC为芯片设计范畴四年夜顶级集会之一，代表电路设计范畴最高程度，备受海内外财产界及学术界的高度存眷。今年度ESSCIRC 有线收发机分会排场向全世界工业界及学术界只吸收4篇论文；此中，工业界别离吸收了来自韩国Samsung Electronics及日本Kioxia Corporation的两篇文章，学术界吸收的两篇论文全数来自南科年夜潘权团队。

别的，潘权团队于高速光通讯集成电路设计范畴也取患上多项颇有意义的进展”，研究结果以“112Gb/s PAM-4高速度可调多频段线性平衡器电路设计”[3]为题发表在IEEE International Conference on Integrated Circuits Technology and Applications (ICTA)；以“160Gb/s PAM-4高速年夜输出摆幅的光调制驱动电路设计”[4]及“160Gb/s PAM-4高速低功耗的光吸收器电路设计”[5]为题发表在IEEE Asia Pacific Conference on Circuits and Systems (APCCAS)。

用在长间隔通讯链路延展的112Gb/s单端PAM-4收发器前端

跟着全世界互联网流量的急剧增加，有线收发器（TRXs）需要更高的每一车道数据速度。近来，IEEE P802.3 Beyond 400G以太网研究小组已经经会商了每一车道200 Gb/s的信令方案。受无源链路的限定，尤其是毗连器及封装的带宽（BW）限定，传统的基在ADC-DSP的PAM-4方案可能没法撑持长间隔链路每一车道224 Gb/s。今朝，有三种可能的方案： 1)更进步前辈的PAM方案，需要更好的线性度及信噪比；2)单端（SE）MIMO方案，需要差分对于线之间的串扰消弭；3) XSR/VSR SerDes +间隔扩大TRX模块。于末了一种环境下，TRX模块用在差分到单端及单端赴任分的转换，此中单端旌旗灯号于由同轴电缆及毗连器构成的单端无源信道中传输。单端信令可以显著提高I/Os的密度，从而有用地降低芯片封装及通讯装备面板的繁杂性。然而，实现单端112-Gb/s PAM-4信令传输的间隔扩大模块的设计是很坚苦。于已经有的单端电路报导中，记载的最高数据率为40 Gb/s。本文提出了一种基在130nm SiGe BiCMOS的撑持PAM-4数据的小面积及低功耗的单端 TRX 前端，传输数据速度可达112 Gb/s。将TX前真个负电容器及RX前真个电感复用、非对于称电感、群延迟掉配校准相联合，实现20 dB的高平衡能力，1.81pJ/bit的能量效率，以和高机能的D2S-S2D转换，合用在400G以上的长间隔扩大模块。

图1：论文[1]中单端PAM-4收发器前真个架构框图

图2：论文[1]中单端PAM-4收发器前真个测试眼图

深港微电子学院22级博士生罗大军及19级硕士生游薛伟为本论文的配合第一作者，潘权副传授为该论文独一通信作者，南边科技年夜学为该论文独一通信单元。

基在28nm CMOS的 2×50Gb/s 单端 MIMO PAM-4 串扰消弭及旌旗灯号再使用吸收器

跟着对于高数据速度的需求激增，有线通讯收发器（TRX）正面对新的挑战。因为来自电路、毗连器、封装等方面的限定，每一对于差分电路要到达200Gb/s是极为坚苦的。是以，研究者值患上摸索冲破这些限定的要领。今朝，主流链路具备差分的输入输出，需要终端P及N，以和它们对于应的返回参考来传输单向旌旗灯号。值患上留意的是，这些现有的无源差分链路可以被用作单端（SE）多输入多输出（MIMO）传输，以提高接口的通讯效率及数据吞吐量。

本文提出了一种SE MIMO PAM-4 串扰消弭及旌旗灯号再使用（XTCR）吸收器（RX），实现了2×50Gb/s的数据传输。此中，立异地提出了有源串扰提取（AXTE）及非对于称电感峰值技能对于电路举行优化，使其合用在400G电气接口的旌旗灯号要求。此外，这项事情也提供了一种可能的要领，可于更进步前辈的CMOS工艺中实现每一对于差分链路200 Gb/s的旌旗灯号传输。

图3：论文[2]中SE MIMO吸收器的架构框图

图4：论文[2]中SE MIMO吸收器的测试眼图

深港微电子学院20级博士生钟立平为本论文第一作者，潘权副传授为该论文独一通信作者，南边科技年夜学为该论文独一通信单元。

高速度可调多频段线性平衡器电路设计

于高速芯片技能飞速成长确当今，为了满意高速数据互连的需要，对于将来数据中央的扩大带宽及吞吐量提出了更高的要求。因为趋肤效应的影响，旌旗灯号通道于高速传输历程中会引入相称年夜的高频损耗，这就对于在平衡电路提出了更高的要求。传统的持续时间线性平衡器（CTLE）于SiGe BiCMOS工艺下重要偏重在高频的通道赔偿，但纰漏了中低频部门。潘权课题组发表的以 “A 200-Gb/s PAM-4 Feedforward Linear Equalizer with Multiple-Peaking and Fixed Maximum Peaking Frequencies in 130nm SiGe BiCMOS”[3]为题的论文提出了一种峰值可调的PAM-4线性平衡器，于130纳米SiGe BiCMOS工艺下用在200-Gb/s速度的通讯。经由过程采用前馈及源退化技能，可以或许于高、中、低频下实现多频段平衡。此外，该平衡器可以经由过程数字旌旗灯号节制实此刻固定峰值频率51GHz下差别的赔偿巨细，包管电路于工艺、电压及温度的变化下充足的赔偿精度。仿真成果注解，该电路于2.8/3.3V的电压下功耗为159mW,同时到达了0.80 pJ/bit的能效比。

图5：线性平衡器的仿真频率相应

深港微电子学院2019级本科生贾正哲为本论文第一作者，潘权副传授为通信作者。本事情获得了广东省深圳市南山区科技立异局的项目撑持。

高速年夜输出摆幅的光调制驱动电路设计

跟着物联网（IoT）、人工智能（AI）及云计较的快速成长，高机能的光通讯体系于数据中央及都会收集中对于在提高通讯能力具备主要意义。具备高带宽及年夜输出电压摆动的驱动器，对于在提高光旌旗灯号的速率及消光比（ER）是必不成少的。因为光调制器存于随频率变化的损耗，于驱动器端采用平衡技能，可以减小旌旗灯号的衰减。潘权课题组本科生冯硕、博士陈福栈等人采用130nm SiGe BiCMOS工艺，乐成设计了一款高速、年夜输出摆幅的光调制驱动器（Optical Modulator Driver）。该结果以“A 4-Vppd 160-Gb/s PAM-4 Optical Modulator Driver with All-Pass Filter-Based Dynamic Bias and 2-Tap FFE in 130-nm BiCMOS”[4]为题发表。该论文提出的驱动器运用了基在全通滤波器（APF）的击穿电压倍增拓扑布局，以改善输出摆幅及带宽。一个2抽头的分数距离（Fractional-Spaced）的前馈平衡器（FFE）被运用，以赔偿光调制器的带宽。仿真成果注解，该驱动器可以实现4-Vppd的输出摆幅，62.4GHz的3-dB带宽，功耗为1.15W。为了进一步展示了该驱动器的机能，搭建了一个光电（Electrical/Optical）体系，此中利用了带宽为35GHz的MZM光调制器的Verilog-A模子。使用2抽头FFE的平衡，E/O体系实现了50.4GHz的3分贝带宽，可以撑持160-Gb/s的PAM-4光通讯，到达国际同类型电路最好程度。

图6：论文[4]中搭建的光电连仿体系

深港微电子学院的2019级本科生冯硕及2020级博士生陈福栈为本论文配合第一作者，潘权副传授为独一通信作者，南科年夜为论文独一单元。

高速低功耗的光吸收器电路设计

跟着云计较装备及多媒体装备数量的飞速增加，流向数据中央的数据量迅速增长。是以，需要有更高带宽的接口芯片来撑持超高速通讯。相较在传统的铜互连电路，高速光通讯电路依附其不变、高能效及极低的信道损耗等长处被广泛用在各年夜数据中央，跨阻放年夜器（Transimpedance Amplifier，TIA）是高速光通讯电路的焦点模块。潘权课题组本科生王磊明等人采用28nm CMOS工艺，乐成设计了一款具备单端输入及差分输出的160Gb/s PAM4光吸收器（Optical Receiver）。该结果以“A 160-Gb/s 0.37-pJ/bit PAM4 Optical Receiver in 28-nm CMOS”V[5]为题发表。该吸收器包括一个基在反相器的平衡跨阻放年夜器（TIA）、一个级联的单差分转换器（S2D）及两级可变增益放年夜器（VGA）。于平衡的TIA及S2D中采用了电感峰值技能以扩展带宽。该论文所提出的吸收器耗损58.79mW的功率，实现了76.12dBΩ的差分转换增益，增益及相位差别离为0.2dB及3.2°。

图7：论文[5]提出的光吸收器电路（Optical Receiver）的架构图

图8：论文[5]提出的TIA及CTLE电路布局图（左图），论文[5]中提出的两级S2D电路布局图（右图）

深港微电子学院的2018级本科生王磊明为本论文学生第一作者，潘权副传授为通信作者，南科年夜为论文独一单元。

论文信息：

[1] X. Luo, X. You, J. Fu, Z. Li, L. Zhong, T. Fan, Z. Qiu, W. Xiao, Y. Chen, Q. Pan*, “A 112-Gb/s Single-Ended PAM-4 Transceiver Front-End for Reach Extension in Long-Reach Link,” in IEEE European Solid-Sate Circuits Conference (ESSCIRC),2022.

[2] L. Zhong, H. Wu, W. Wu, W. Xiao, X. Luo, D. Xu, X. Cheng, Z. Li, T. Fan, Q. Pan*, “2×50 Gb/s Single-Ended MIMO PAM-4Crosstalk Cancellation and Signal ReutilizationReceiver in 28 nm CMOS,” in IEEE European Solid-Sate Circuits Conference (ESSCIRC),2022.

[3] Z. Jia, T. Fan, D. Xu, D. Zhan, L. Hu, Z. Zhang, Y. Wang, C. Chen, X. Liu, H. Wu Q. Pan*, “A 200-Gb/s PAM-4 Feedforward Linear Equalizer with Multiple-Peaking and Fixed Maximum Peaking Frequencies in 130nm SiGe BiCMOS,” in IEEE International Conference on Integrated Circuits, Technologies and Applications (ICTA), 2022.

[4] S. Feng, F. Chen, Z. Li, W. Zhou, D. Xu, C. Chen, X. Liu, H. Wu, Q. Pan*, A 4-Vppd 160-Gb/s PAM-4 Optical Modulator Driver with All-Pass Filter-Based Dynamic Bias and 2-Tap FFE in 130-nm BiCMOS, in IEEE Asia Pacific Conference on Circuits and Systems (APCCAS), 2022.

[5] L. Wang, X. Luo, D. Xu, Z. Qiu, Y. Yan, Q. Pan*, A 160-Gb/s 0.37-pJ/bit PAM4 Optical Receiver in 28-nm CMOS, in IEEE Asia Pacific Conference on Circuits and Systems (APCCAS), 2022.