近日，南边科技年夜学深港微电子学院刘小龙课题组于高机能锁相环及低噪声振荡器芯片设计范畴取患上主要进展，相干研究结果被国际顶级集会IEEE CICC2025及ESSERC2025任命。

论文1：高机能锁相环芯片

相干研究结果“A 24.6-to-30.6GHz Magnetic-Isolated Sub-Sampling PLL with a Fast-Locking FLL Achieving 64.9fs Jitter, -253.3dB FoMJ, and -69.1dBc Reference Spur in 65nm CMOS” 在2025年4月13-16日于美国波士顿进行的定制集成电路集会（IEEE Custom Integrated Circuits Conference, CICC 2025）上陈诉。该论文的第一作者为刘小龙课题组拜候博士生曹瀚璋，通信作者为刘小龙助理传授，第一单元为南边科技年夜学。

跟着第五代挪动通讯技能的蓬勃成长，其赋能的万物互联和毫米波无线通讯等运用对于高频旌旗灯号天生技能提出了严苛要求。亚采样锁相环经由过程直接采样振荡器旌旗灯号，无需分外的分频器，防止了带内相位噪声恶化的问题，使其成为毫米波频段的抱负选择。然而，亚采样锁相环的参考杂散按捺能力较弱。此外，其鉴相规模受限，需要依靠频率锁定环路的辅助，致使锁按时间较长。对于在亚采样锁相环的设计，亟待于杂散机能与锁按时间上取患上冲破。

面临毫米波无线通讯与高速有线通讯的两重需求，本研究提出了一种基在磁断绝的亚采样锁相环架构。所设计的磁断绝亚采样鉴相器经由过程变压器实现了差模与共模旌旗灯号的电磁断绝，消弭了采样电容对于振荡器差模谐振腔的周期性容性负载，从而按捺了二元频移键控效应致使的高参考杂散。同时，变压器提供的分外电荷到地的路径有用降低了采样历程中电荷同享与电荷注入效应的影响，进一步晋升了参考杂散按捺能力。于锁定机能优化方面，本研究提出的快速锁定节制器实现了较小的Dead Zone规模，包管频率捕捉规模的同时，将锁按时间缩短，并显著晋升了锁定鲁棒性。

图1. 高机能锁相环芯片图

论文2：低噪声振荡器芯片

相干研究结果“A 7.7-to-10.1GHz Transformer-Based VCO Achieving 194.7dBc/Hz FoM and 206dBc/Hz FoMA with Third-Harmonic Impedance Expansion and Dual Co妹妹on-Mode Resonances in 65nm CMOS” 被欧洲固态电子研究集会（European Solid-State Electronics Research Conference, ESSERC 2025）吸收。该论文的第一作者为刘小龙课题组2022级博士生杨楷钿，通信作者为刘小龙助理传授，第一单元为南边科技年夜学。

高机能振荡器于无线通讯、雷达体系以和量子计较等范畴阐扬着主要作用。本论文基在三圈耦合变压器，提出了一款低功耗低噪声谐波整形振荡器。于不占用分外面积的环境下，所提出的谐振腔于差模激励下可以实现三次谐波阻抗扩大，于共模激励下可以实现二次及四次谐波阻抗，从而有用按捺有源器件的热噪声及闪耀噪声。同时，电源VDD及VSS的注入噪声也被有用抵消。该振荡器实现了优秀的机能，功耗为1.2mW，综合FoM及FoMA别离为194.7及206dBc/Hz。

上述两项研究事情获得了国度天然科学基金及广东省天然科学基金项目的撑持。

关在CICC

IEEE定制集成电路集会（CICC）是集成电路设计范畴世界顶级集会之一，由IEEE固态电路协会（Solid-State Circuits Society）主理。CICC以论文任命率低、研究结果立异性及实用性强著称，每一年吸引全世界规模内年夜量学术界、工业界研发职员的存眷及介入。

关在ESSERC

IEEE欧洲固态电子研究集会（ESSERC）是集成电路设计范畴世界顶级集会之一，始创在1971年，由IEEE固态电路协会主理。ESSERC从2024年起由欧洲固态电路集会（ESSCIRC）及欧洲固态器件研究集会（ESSDERC）归并而成。ESSERC为固态器件及电路的最新进展提供一个年度欧洲论坛，促成技能专家、器件专家、集成电路设计师及体系设计师之间的交流互动。