2024年11月，南边科技年夜学深港微电子学院潘权团队于高速有线芯片设计范畴取患上进展。团队发表相干期刊论文共4篇，此中，3篇发表于集成电路设计范畴顶级期刊《固态电路期刊》(IEEE Journal of Solid-State Circuits，JSSC)上，1篇受邀发表于集成电路设计范畴顶级开源期刊《固态电路学会开放期刊》(IEEE Open Journal of the Solid-State Circuits Society，OJ-SSCS)上。

JSSC是集成电路设计范畴的排名第一的顶级期刊，以严苛的审稿历程、极具立异的芯片设计、周全而深刻的理论阐发著称，投稿要求必需有芯片流片且现实测试指标世界领先。据悉，到今朝为止，南边科技年夜学作为第一通信单元于JSSC上共发表了11篇论文，此中5篇来自潘权团队。

除了此之外，潘权团队还有有2篇光电交融芯片体系论文被代表集成电路设计范畴最高程度的国际固态电路集会（ISSCC 2025）吸收，1篇时钟与旌旗灯号恢复芯片论文被欧洲固态电路集会（ESSERC 2024）吸收。

论文一：“A 2 × 24 Gb/s Single-Ended Transceiver WithChannel-Independent Encoder-Based CrosstalkCancellation in 28-nm CMOS”（JSSC）

对于人工智能（AI）、呆板进修（ML）以和高机能数据中央对于高带宽及低功耗有线通讯提出了更高的需求。这些需求鞭策了有限面积内I/O数目的增长以和每一个引脚的数据速度晋升。只管已经有的研究经由过程采用高级调制要领、繁杂的平衡技能以和前向纠错方案，证实了实现更高吞吐量链路的可行性，但这些要领会带来显著的硬件开消、高延迟以和较年夜的功耗。此外，跟着波特率的提高，必需对于无源链路举行精心优化以满意体系要求，这进一步致使了显著的成本增长。单端多输入多输出方案（SE-MIMO）提供了一种有远景的选择，经由过程于一对于差分信道上使用两个单端旌旗灯号来实现高数据速度。然而，高机能的单端多输入多输出传输必需依靠在串扰消弭（XTC）技能，由于毗连器、封装以和通道中走线的耦合会引入严峻的串扰。这类严峻的串扰会侵害链路的旌旗灯号完备性（SI）。此外，差别的运用触及差别的通道特征，这要求XTC技能具备自顺应性及鲁棒性。同时，信噪比（SNR）对于单端体系的敏捷度有显著影响，是以，串扰消弭方案不该该过分影响信噪比。是以，为减轻紧耦合差分通道中的强串扰，鞭策SE-MIMO方案于多种场景下的运用，亟需一种不依靠在通道特征的有用XTC要领。

按照上述问题，本文提出了一种单端模式编码消弭的串扰消弭收发机，并深切阐发了串扰形成的肌理，模式编码串扰消弭的数学道理，以和与现有方案的效果对于比，并于现实的两通道收发机体系中举行了验证。测试成果注解，经由过程采用无通道依靠的模式编码串扰消弭技能，该单端收发机于24 Gb/s/pin速度下，实现了插损串扰比（IL-to-Crosstalk Ratio）高达-13 dB的串扰按捺效果，体系误码率低至1e-12。

图1.1.模式编码串扰消弭收发机芯片

图1.2. (a) 芯片照片,(b)芯片功耗漫衍，(c) 收发机眼图，(d) 误码率测试成果

图1.2(a)，(b)展示了提出的收发机的芯单方面积和其功耗漫衍，图1.2(c)展示了芯片于两种信道场景下事情的眼图测试成果。如图所示，有串扰环境下，收发机经由过程信道后的眼图彻底闭合；于串扰消弭功效开启后以后，24Gb/s NRZ眼宽及眼高别离到达了0.34UI(68mV)及0.33UI(32mV)。同时，如图1.2（d）所示，该收发机于24Gb/s的数据速度下，实现了10-12的误码率。

2022级博士生吴泓志是论文的第一作者，深港微电子学院潘权传授为论文的独一通信作者，南边科技年夜学深港微电子学院为论文的独一单元，该论文获得了国度天然科学基金及国度重点研发规划经费的撑持。

论文链接：https://ieeexplore.ieee.org/document/10777044

论文二：“A 2×112 Gb/s/pin Single-Ended Crosstalk Cancellation Transceiver With 31 dB Loss Compensation in 28-nm CMOS”（JSSC）

对于收集互换及云计较的需求不停增加，鞭策有线收发器（TRX）朝着更高的数据速度成长，到达224 Gb/s。为了实现这些所需的高数据速度，已经经提出了各类潜于的解决方案。基在数字旌旗灯号处置惩罚器（DSP）的四电平脉冲幅度调制（PAM-4）TRX于进步前辈技能中实现了方针I/O带宽。因为其鲁棒性及强盛的平衡器，基在DSP的TRX合用在长间隔（LR）链路。然而，它们的高功率耗损限定了它们于甚短间隔（VSR）及中间隔（MR）链路中的合用性，对于功率受限的运用提出了挑战。此外，因为带宽需求的增长，该方案碰到了庞大的封装挑战。或者者，可以经由过程采用更高级另外脉冲幅度调制（PAM）方案来放宽对于I/O带宽的需求。如图2.1所示，224 Gb/s PAM-4方案的带宽需求为56 GHz。PAM-8及PAM-16方案的带宽需求别离放宽到37及28 GHz。单规矩案提供了一种有远景的选择，经由过程于一对于差分信道上使用两个单端旌旗灯号来实现高数据速度。与差分方案比拟，该要领使吞吐量密度加倍，并放宽了对于无源元件的奈奎斯特带宽要求。不幸的是，因为串扰噪声，单规矩案面对着庞大挑战，串扰噪声是由违板链路中的毗连器及封装引起的。本文先容了一种2×112 Gb/s单端串扰消弭TRX，用在带毗连器的违板链路，经由过程一对于差分信道传输统共224 Gb/s的数据。

图2.1.单端多输入多输出串扰消弭吸收机芯片

图2.2. (a) 芯片照片和功耗漫衍；(b) 芯片眼图及误码率测试成果

图2.2(a)展示了提出的吸收机芯单方面积和其功耗漫衍，图2.2(b)展示了芯片的眼图测试成果及误码率测试成果。如图所示，TX别离于无串扰环境下实现了56 Gb/s NRZ及112 Gb/s PAM-4的0.6 UI/224 mV及0.29 UI/45 mV的眼宽/高度。有串扰环境下，于XTC以后，56Gb/s NRZ及112Gb/s PAM-4的眼宽别离平均提高了0.42及0.22UI。这项事情实现了112 Gb/s的PAM-4，于28 GHz时信道损耗为31 dB，能量效率为2.77 pJ/b。同时，所提出的TRX为112 Gb/s PAM-4实现了10-10的BER。

2020级博士生钟立平是论文的第一作者，深港微电子学院潘权传授为论文的独一通信作者，南边科技年夜学深港微电子学院为论文的独一单元，该论文获得了国度天然科学基金及国度重点研发规划经费的撑持。

论文链接：https://ieeexplore.ieee.org/document/10770123

论文三：“A 64 Gb/s/pin Single-Ended PAM-4 Transmitter with a Merged Pre-EmphasisCapacitive-PeakingCrosstalk Cancellation Scheme for Memory Interfaces in 28-nm CMOS”（JSSC）

跟着海量计较及人工智能运用的成长，对于内存接口的数据吞吐量要求不停提高。影响内存接口吞吐量的两个要害指标别离是单通道数据率及通道密度。因为工艺缩放所带来的带宽晋升放缓，GDDR6X等进步前辈DRAM运用已经经采用PAM-4信令来提高数据传输速度，然而PAM-4信令因为电压裕度的削减对于信噪比越发敏感。跟着通道间距的削减，串扰致使的旌旗灯号完备性问题愈发严峻，严峻限定了通道密度及数据吞吐量的提高。虽然已经经报导了一些发射机串扰消弭技能，但这些技能重要集中于NRZ，且存于信噪比低或者接口效率低的错误谬误。是以，需要探究一种同时统筹高信噪比、高接口效率的高速PAM-4串扰消弭技能。

按照上述问题，本文提出了一种集成型预加剧电容-峰化串扰消弭技能，将电容峰化电路集成于驱动器内部天生串扰消弭旌旗灯号，即不降低输出摆幅，又防止了输出节点的寄生聚集，撑持高速度运行。基在该技能设计了一款4通道高速PAM-4串扰消弭单端发射机并完成为了测实验证。测试成果注解,于-11dB插损及-15.8dB串扰强度的信道前提下，发射机最高能实现单通道64Gb/s PAM-4的传输速度，对于应能量效率为1.27pJ/bit。

图3.1.电容峰化串扰消弭高速单端PAM-4发射机芯片

图3.2. (a) 芯片照片,(b)芯片功耗漫衍，(c) 发射机眼图，(d) 串扰抖动消弭率测试成果

图3.2(a)，(b)展示了提出的发射机的芯单方面积和其功耗漫衍，图3.2(c)展示了芯片开启串扰消弭功效先后的眼图测试成果。如图所示，于串扰消弭功效封闭时，32Gb/s NRZ的眼宽及眼高为0.32UI(100mV),64Gb/s PAM-4眼图彻底闭合；而串扰消弭功效开启后以后，32Gb/s NRZ及64Gb/s PAM-4眼图的眼宽及眼高别离到达了0.6UI(180mV)及0.36UI(36mV)。如图3.2（d）所示，提出的串扰消弭技能于32Gb/s NRZ及64Gb/s PAM-4 模式下别离实现了87%及82%的串扰引入抖动消弭率。

2023级博士生伍伟涛是论文的第一作者，深港微电子学院潘权传授为论文的独一通信作者，南边科技年夜学深港微电子学院为论文的第一单元，鹏城试验室为第二单元。该论文获得了国度天然科学基金及国度重点研发规划经费的撑持。

论文链接：https://ieeexplore.ieee.org/document/10781378

论文四（受邀论文）：“Design Techniques for Single-Ended Wireline Crosstalk Cancellation Receiver Up to 112 Gb/s”（OJ-SSCS）

OJ-SSCS是一本彻底开放存取的期刊，发表固态电路范畴的论文，尤其夸大集成电路的晶体管级设计。它还有涵盖了集成电路设计主要范畴的体系设计、新技能、电路建模及测试等主题。

于人工智能运用中，数据中央需要撑持愈来愈高的数据速度来治理海量的数据集。如图4.1所示，已经经提出了几种潜于的解决方案，以实现每一条通道高达224 Gb/s的数据速度。重要要领之一是于进步前辈技能中利用四电平脉冲幅度调制（PAM-4）收发器（TRX），可以实现方针224 Gb/s的数据速度。然而，因为带宽需求的增长及显著的平衡要求，该方案遭到严峻链路损耗及高功率耗损的挑战。另外一种要领触及利用更高级的脉冲幅度调制（PAM）方案，这可以减轻I/O带宽要求。经由过程将更大都据编码到每一个符号中，这些方案抱负环境下不需要更年夜的信道带宽。例如，如图4.1（b）所示，差分PAM-8方案需要约莫0.67倍在差分PAP-4方案的带宽来实现等效的数据速度。然而，这一上风陪同着一个主要的旌旗灯号噪声比（SNR）丧失约为7.4 dB。此外，高阶PAM方案更易遭到抖动及反射等缺陷的影响。实现这类数据速度的另外一个有远景的选择是单端PAM-4方案，该方案经由过程于一对于差分信道上使用两个单端旌旗灯号使数据吞吐量加倍。如图4.1（c）所示，对于在等效数据速度，单端PAM-4方案的带宽需求放宽赴任分PAM-4的0.5倍。然而，因为旌旗灯号摆动减半，该方案会致使约6dB的信噪比丧失，并面对串扰的庞大挑战，尤其是远端串扰（FEXT）。

图4.1.（a）差分PAM-4方案、（b）差分BAM-8方案及（c）单端PAM-4要领的比力

本文起首阐发了单规矩案，并将其与差分PAM-4及PAM-8方案举行了比力。本文还有回首了基本的串扰消弭技能。接着本文先容了几种技能，这些技能使单端串扰消弭吸收性能够利用28nm CMOS技能中的四电平脉冲幅度调制（PAM-4）实现每一通道高达56Gb/s及112Gb/s的数据速度。这些56Gb/s及112Gb/s吸收器别离实现了 10-10及 10-12的误码率，单端信道损耗别离为24及25dB。

论文受邀发表于高机能有线收发器电路专刊（Special Issue on High-Performance Wireline Transceiver Circuits）。2020级博士生钟立平是论文的第一作者，深港微电子学院潘权传授为论文的独一通信作者，南边科技年夜学深港微电子学院为论文的独一单元，该论文获得了国度天然科学基金及国度重点研发规划经费的撑持。

论文链接：https://ieeexplore.ieee.org/document/10757331