近日，南边科技年夜学深港微电子学院林龙扬课题组别离于超低功耗集成电路设计及超低温集成电路设计取患上新进展。相干结果：【论文1】“A 0.72nW, 0.006妹妹232kHz Crystal Oscillator with Adaptive Sub-Harmonic Pulse Injection from -40°C to 125°C in 22nm FDSOI”入选2024年VLSI Symposium，论文第一作者为2023级博士生朱英杰（深港微电子学院23届硕士卒业生）；【论文2】“Bi-Voltage Scaling via Cryo-CMOS Standard-Cell Library and Fully-Automated Design for 34% Power Reduction and 1.5× DVFS Efficiency Improvement at 4K”入选2024年ESSERC，论文第一作者为2022级硕士生吕浩然。

林龙扬助理传授为上述两篇论文的通信作者，南边科技年夜学为上述两篇论文的第一单元，两篇论文都获得了国度天然科学基金及广东省基础与运用基础研究基金的撑持。

论文1：0.72nW功耗、-40℃至125℃事情温度规模自顺应次谐波脉冲注入式32kHz晶体振荡器 [1]

晶体振荡器 (XO) 于频仍轮回的低功耗体系中履行要害的时间连结使命。它们需要于工艺、电压、温度（PVT）变化的影响下连结持久频率不变性，并只管即便削减功耗及面积开消。传统基在跨导gm单位的XO因为需要耗损静态偏置电流来维持振荡，致使功耗较年夜。基在脉冲注入的XO经由过程仅于振荡的峰值及谷值注入脉冲（能量），以得到最高的注入效率，从而实现更低的功耗。经由过程将脉冲注入频率降低到振荡频率的第N次谐波频率，可以实现亚纳瓦级的功耗。然而，一个要害的设计挑战于在脉冲注入的时序，这直接影响功耗、抖动及运行靠得住性。跟着谐波阶数N的增长（为了降低整体功耗），注入禁绝确性对于机能降落的敏感度也会增长。此外，为了笼罩更广泛的工业及汽车运用，要求事情温度规模从-40°C到125°C，这对于脉冲注入正确性的要求进一步提高，同时还有需要只管即便削减功耗及面积。基在开环注入时序节制的亚纳瓦XO受温度影响年夜，限定其事情温度规模。基在PLL的注入时序节制要领则需要耗损较年夜的功耗。本文提出了一种基在零电压检测的闭环时序节制电路，可以于PVT的影响下包管脉冲注入的正确性。该设计采用22-nm FDSOI工艺，仅占用0.006妹妹²面积，实现了0.72nW的超低功耗，艾伦误差为11ppb，而且能于-40°C到125°C的温度规模内正常事情，是今朝已经发表的亚纳瓦XO中事情温度规模最广的设计。

论文2: 经由过程超低温CMOS尺度单位库及全主动设计到达4K温区下34%功耗降低及1.5倍DVFS效率晋升的双边压降要领 [2]

量子计较于解决传统计较机难以解决的繁杂问题上有着广漠远景。对于在超低温下量子比特的节制而言，事情于4K温区四周的超低温CMOS集成电路成为一种切实的解决方案，但其功耗被制冷机制冷功率严酷限定。于超低温CMOS节制器中，数字部门的功耗盘踞重要，而且跟着量子比特数量的不停增加，功耗问题将会日趋严重。

本论文经由过程使用CMOS晶体管于超低温下的高关断电压的特征，提出双边压降方案以充实使用4K温区下晶体管的压降潜力，从而年夜幅降低数字逻辑于超低温区的功耗。为适配双边压降方案，论文提出一种正常电压摆幅区间供电及双边压降区间摆幅供电逻辑门瓜代的电路布局，而且搭建一整套尺度单位库，并经由过程全主动设计流程，于40nm工艺节点实现了超低温RISC-V子体系芯片。于4K温区下，相对于在传统压降方式，双边压降取患上34%功耗降低及1.5倍DVFS(Dynamic Voltage and Frequency Scaling, 动态电压频率调治)效率晋升，这是初次使用超低温电压缩放潜力以最年夜化超低温数字体系DVFS效率的事情。

关在VLSI Symposium及ESSERC：

VLSI Symposium是与ISSCC、IEDM齐名的集成电路与半导体范畴第一流别集会，每一年都吸引着国际半导体业界及学术界的顶尖研究结果发表。该集会是由IEEE Solid-State Circuits Society, IEEE Electron Devices Society以和Japan Society of Applied Physics配合举办的高程度、高质量、高影响力的集成电路范畴国际学术集会，每一年轮流于美国及日本举办，搜集了来自工业界、学术界及当局机构的专家、学者到场，是揭示及会商集成电路与半导体范畴前沿技能的主要平台，具备广泛的影响力。

ESSERC是European Solid-State Electronics Research Conference，即欧洲固态电子集会的简称，是已往ESSDERC-ESSCIRC集会的延续, 是固态电路及固态器件高程度顶级集会之一。ESSERC为来自全世界规模内的浩繁专家学者及工业界研发职员提供了一个站于技能前沿与业界专家交流沟通的平台。

论文信息以下：

[1]Y. Zhu, Y. Lan, H. Li, H. Lyu, Z. Kong, J. Zhao, Y. Li, G. Wang, J. Li and L. Lin, A 0.72nW, 0.006妹妹232kHz Crystal Oscillator with Adaptive Sub-Harmonic Pulse Injection from -40°C to 125°C in 22nm FDSOI , 2024 IEEE Symposium on VLSI Technology and Circuits (VLSI Technology and Circuits), Honolulu, HI, USA, 2024.

[2] H. Lyu, Z. Yang, B. Qiu, H. Li, Z. Kong, H. Yu, X. Wang, Y. Lan, Y. Zhu, S. Zhou, F. Zhou, K. Chen, J. Li, Y. Li, L. Lin, Bi-Voltage Scaling via Cryo-CMOS Standard-Cell Library and Fully-Automated Design for 34% Power Reduction and 1.5× DVFS Efficiency Improvement at 4K , 2024 European Solid-State Electronic Research Conference (ESSERC), Bruges, Belgium, 2024. (accepted)