近日，集成电路设计顶会之一的IEEE定制集成电路年夜会（CICC 2024）于美国科罗拉多州丹佛进行，南边科技年夜学深港微电子学院有4篇论文入选。

一篇为余浩传授团队提出高能效混淆精度AI加快器芯片设计，标题问题为：“A 29.12 TOPS/W and 1.13 TOPS/妹妹2 NAS-Optimized Mixed-Precision DNN Accelerator with Vector Split- andCombination Systolic in 28nm CMOS”，第一作者为博士生李凯。深港微电子学院余浩传授为上述论文的独一通信作者，南边科技年夜学深港微电子学院为论文的第一单元，该论文获得了国度科技重点研发规划项目及孔雀团队项目经费的撑持。

图1.李凯于CICC集会现场做陈诉

深度神经收集模子部署于边沿装备上面对着模子愈来愈繁杂、参数愈来愈年夜的挑战，为实现模子的高能效低成本的部署，该论文经由过程具备分层混淆精度的NAS优化压缩模子巨细，同时利用并行的矢量拆分与组合脉动阵列架构来高度使用硬件资源，实现混淆精度收集的正确率等效到4位精度上，并实现等效在2位精度的高能效。该论文设计的芯片于28 nm CMOS工艺下完成测试，与国际开始进的研究事情，基在矢量的可拆分与组合实现的混淆精度实现了最高的峰值能效（63.54 TOPS/W）及最高的峰值面积效率（7.94 TOPS/妹妹2）。于混淆精度模子加快上，基在NAS优化的混淆精度VGG-16模子实现了平均能效达29.12 TOPS/W（等效在2位精度的能效），同时正确率达70.148%（等效在4位精度的正确率）。该事情实现了最佳的能效及面积效率以和实现了模子的低成本及高能效部署。

图2.矢量拆分与组合混淆精度PE单位以和脉动阵列实现

图3.芯片测试以和机能总结表

另三篇为潘权传授团队于高速有线通讯芯片设计范畴取患上一系列主要进展。相干结果别离以“A 128Gb/s PAM-4 Transmitter with Edge-Boosting Pulse Generator and Pre-Emphasis Asy妹妹etric Fractional-Spaced FFE in 28nm CMOS”，“A 56-Gbaud 7.3-Vppd Linear Modulator Transmitter with AMUX-based Reconfigurable FFE and Dynamic Triple-stacked Driver in 130-nm SiGe BiCMOS”及“A 6.0-to-6.9GHz 99fsrms-Jitter Type-II Sampling PLL with Automatic Frequency and Phase Calibration Method Achieving 0.62μs Locking Time in 28nm CMOS”为题发表于2024年IEEE Custom Integrated Circuits Conference (CICC)上。三篇论文的第一作者别离是深港微电子学院2022级博士生吴泓志、2020级中国香港科技年夜学结合造就博士生陈福栈及2019级澳门年夜学结合造就博士生杨健。深港微电子学院潘权传授为上述论文的独一通信作者，南边科技年夜学深港微电子学院为论文的第一单元，该论文获得了国度天然科学基金及国度重点研发规划经费的撑持。

图4.吴泓志、陈福栈及杨健于CICC集会现场

A 128Gb/s PAM-4 Transmitter with Edge-Boosting Pulse Generator and Pre-Emphasis Asy妹妹etric Fractional-Spaced FFE in 28nm CMOS

于云计较及人工智能运用中，需要高机能数据中央来处置惩罚及互换海量数据。这类不停增加的吞吐量需求鞭策了高数据速度的有线发射机的成长。最近几年来，有线发射机采用PAM-4信令，实现了跨越100Gb/s的数据速度。然而，因为PAM-4信令的中间眼睛及顶部/底部眼睛之间的边沿过渡时间差别，PAM-4信令的眼图体现出不等的转换沿抖动，致使程度眼睛伸开度降低及旌旗灯号完备性恶化。针对于该问题，这项事情提出了一种128Gb/s四电平调制的有线发射机来减轻该旌旗灯号完备性问题。所提出的预加剧非对于称分数距离前馈平衡器处置惩罚了PAM-4眼图中的不等的转换沿抖动，并实现了程度眼宽的拓展。此外，还有采用了分外的5抽头单元距离前馈平衡器来提高平衡器的精度。于发射器输出驱动级中，提出的边沿晋升脉冲发生器提高了带宽，从而加速了TX输出旌旗灯号的边沿转换速率。于串化链路中，使用锁存最小化串行器来优化了数据路径的功耗及面积。

图5.PAM-4信令发射机芯片道理图及发射机眼图测试成果

图6.PAM-4信令发射机芯片显微图与功耗漫衍图

A 56-Gbaud 7.3-Vppd Linear Modulator Transmitter with AMUX-based Reconfigurable FFE and Dynamic Triple-stacked Driver in 130-nm SiGe BiCMOS

光调制器如Mach-Zehnder调制器（MZM）正于成为数据中央互连及长间隔光通讯中不成或者缺的组件。为了孕育发生高速高消光比（ER）的光旌旗灯号，光调制器需要具备年夜输出摆幅的高带宽发射机。同时，发射机端也需要举行平衡，对于电旌旗灯号举行预掉真，并赔偿电光外貌及光学器件的高频损耗。因为脉冲幅度调制旌旗灯号（如PAM-4）具备高调制效率，发射机的线性度成为一个主要问题。最近几年来已经经提出了用在光调制器的线性发射机。然而，因为线性度有限，它们于高数据速度操作下的输出摆幅较小。如基在InP技能的光调制器线性发射机，实现了模仿复用器（AMUX）以减轻数字模仿转换器（DAC）的带宽要求，但其小的输出摆幅及缺少平衡限定了运用。于本事情中，提出了一种具备可重构前馈平衡（FFE）的年夜摆幅线性发射机。发射机重要由基在AMUX的FFE及输出驱动器构成。AMUX既作为2:1串行器，又作为平衡器。输出驱动器放年夜来自AMUX的预掉真数据流，并将年夜摆幅旌旗灯号传送给后续的光调制器。除了了具有2:1串行化及可重构的FFE功效外，该发射机还有实现了最高的数据速度-输出摆幅乘积，最低的驱动器总谐波掉真（THD）及最好的机能指标（FoM）。

图7.PAM-4信令高线性度高摆幅发射机（a）芯片显微图及（b）体系架构图

图8.（a）发射机输出驱动器的S参数以和发射机的(b)-(d)眼图测试成果

A 6.0-to-6.9GHz 99fsrms-Jitter Type-II Sampling PLL with Automatic Frequency and Phase Calibration Method Achieving 0.62μs Locking Time in 28nm CMOS

频率合成器的成立时间于决议现代无线及有线体系的动态机能方面起着至关主要的作用，这些体系采用功率门控及动态电压频率调治技能来降低功耗。全部字锁相环和其数字环路滤波器因其快速收敛速率及与数字算法的兼容性而成为模仿锁相环的卓着替换品。然而，这些要领需要具备矫捷可编程性的数字环路滤波器。是以，为数字锁相环开发的快速锁定技能不克不及直接减缓到低抖动II型采样锁相环，利用高增益但窄捕捉规模的采样鉴相器及有限的可编程模仿环路滤波器。本文提出了一种6.0至6.9GHz采样锁相环，经由过程所提出的主动频率及相位校准（AFPC）要领实现99fsrms抖动及0.62μs（62TREF）的锁按时间。为相识决锁按时间及功耗的挑战，论文提出了一种基在64位时间数字转换器（TDC）的AFPC要领，该要领可以有用地加快频率及相位锁定阶段。于锁频历程中，降低频带选择的时间，即搜刮开关电容节制字的时间，从传统二进制搜刮算法中的几微秒缩短到不到半微秒。此外，残剩的锁相阶段受益在TDC于相位偏移消弭（POC）阶段对于清楚初始状况的孝敬，从而以最小的硬件成本实现更快的锁定。经由过程精心设计的捕捉规模，避免于频率相位锁定后呈现“捕捉出窗”致使的长锁按时间。该要领具备快速收敛、架构简朴、TDC分辩率要求宽松及鲁棒性高的特色。

图9.快速频率相位锁定II型采样锁相环（a）芯片显微图及（b）体系架构图

图10.（a）6.0-6.9GHz锁定测试成果，（b）6.9-6.0GHz锁定测试成果，（c）6.5GHz输出抖动测试成果，（d）6.5GHz输出参考杂散按捺测试成果

关在CICC集会

CICC是IEEE固态电路协会（Solid-State Circuits Society）主理的定制集成电路集会（CICC）是集成电路设计范畴顶级集会之一，以论文任命率低、作品立异性及实用性强著称，每一年吸引全世界规模内年夜量学术界、工业界研发职员的存眷及介入。集会内容触及模仿电路设计、生物医学、传感器、显示器及MEMS，数字及混淆旌旗灯号SoC/ASIC/SIP，嵌入式存储器件等方面，重点会商怎样解决集成电路设计问题的要领，以提高芯片各项机能指标。

论文信息：

[1] K. Li, H. Huang, M. Huang, C. Ding, L. Lin, L. Ni, H. Yu, A 29.12 TOPS/W and 1.13 TOPS/妹妹2 NAS-Optimized Mixed-Precision DNN Accelerator with Vector Split-and-Combination Systolic in 28nm CMOS, in IEEE Custom Integrated Circuits Conf. (CICC), Denver, CO, USA, 2024.

[2] H. Wu, W. Wu, L. Zhong, X. Chen, Y. Zhang, X. Luo, D. Xu, X. Yu, Q. Pan, A 128Gb/s PAM-4 Transmitter with Edge-Boosting Pulse Generator and Pre-Emphasis Asy妹妹etric Fractional-Spaced FFE in 28nm CMOS, in IEEE Custom Integrated Circuits Conf. (CICC), Denver, CO, USA, 2024.

[3] F. Chen, C. P. Yue, Q. Pan, A 56-Gbaud 7.3-Vppd Linear Modulator Transmitter with AMUX-based Re-configurable FFE and Dynamic Triple-stacked Driver in 130-nm SiGe BiCMOS, in IEEE Custom Integrated Circuits Conf. (CICC), Denver, CO, USA, 2024.

[4] J. Yang, T. Xu, X. Meng, Z. Li, P-I. Mak, R. P. Martins, Q. Pan, A 6.0-to-6.9GHz 99fsrms-Jitter Type-II Sampling PLL with Automatic Frequency and Phase Calibration Method Achieving 0.62μs Locking Time in 28nm CMOS, in IEEE Custom Integrated Circuits Conf. (CICC), Denver, CO, USA, 2024.